倍率変更ゲタに実装する SVIDピン直結の動的コア電圧可変回路の実験

最終更新日: 29-Aug-2004

FIDスルー加工（必須。参照先Fab51）を施し FID／VID変更DIPSWを除去した倍変ゲタに、なにやら配線。

トランジスター、ばんざーい。

ばんざいしたＴｒを逆立ちさせてならべてみる。　結線するとこうなる。8極のDIPSWは無関係。

SVIDピン直結の動的電圧可変回路を試みるにあたり、CPUブリッジやM/Bパターンをカットせずに、手持ちの倍率変更ゲタに組み込んでみました。倍率固定 Athlon XP2500+（L5[2,3]クローズ）で使用。

ゲタ：変更回路図　SVIDピン直結でVID[3:0]を制御

PWROK前：　※SVID[4:0]すべてOpenと想定
SVID[4]=OpenでTr=ON、VID[3:0]は強制的にLow。1.450V。
PWROK後：　※L8=[CCCCC]、SVID[4:0]すべてLow
SVID[4]=LowでTr=OFF、VID[3:0]にはSVID[3:0]が反映される。1.450V。

CrystalCPUIDで 1.850V～1.500V（Desktop Table）とすると1.450V～1.100Vのコア電圧になります。
※この回路では1.450Vを超えるコア電圧には設定できません。

注意事項：この改造ゲタを使用するM/Bについて

この改造ゲタはCPUのSVIDピンをM/BのVIDパターンに直接接続することでコア電圧を制御します。SVIDピンに与えられるプルアップ電圧の最大値は+2.5Vです。これを超えてはなりません。

しかし最新のAthlon XPのデータシートによると、VIDピンは+5Vまでのプルアップ電圧を許容しています。実際にVIDパターンが+3.3Vでプルアップされている回路構成のM/Bがありました。+5Vでプルアップされているものもあるかもしれません。この改造ゲタは +2.5VプルアップのM/Bでのみ使用可能です。

※VIDパターンの接続先の入力がその内部で微弱電流でプルアップされている場合、実験レベルの話として、外部のプルアップ抵抗を除去して動作させることができるけど、まあ自己責任で判断してね。